Skip to content Skip to sidebar Skip to footer

Mengenal D Flip-Flop

D Flip-Flop adalah Set-Reset flip-flop (SR flip-flop) yang dimodifikasi dengan penambahan inverter untuk mencegah input S dan R berada pada level logika yang sama. Salah satu kelemahan utama dari rangkaian SR Gerbang NAND Bistabil dasar adalah bahwa kondisi input SET = "0" yang tidak ditentukan dan RESET = "0" dilarang.

Keadaan ini akan memaksa kedua output berada pada logika "1", menunggangi